Nell'attuale interfaccia di trasmissione del sistema televisivo di trasmissione DVB-C, ci sono due standard di interfaccia di trasmissione video MPEG-2: standard di interfaccia seriale asincrona ASI e interfaccia parallela sincrona SPI. SPI ha un totale di 11 segnali utili e ogni segnale è differenziato in due segnali per migliorare l'anti-interferenza della trasmissione. Viene trasmesso da DB25 sul collegamento fisico, quindi la connessione è molte e complicata, la distanza di trasmissione è breve ed è soggetta a guasti. Tuttavia, SPI è un segnale parallelo a 11 bit con elaborazione semplice e forte scalabilità. Pertanto, l'uscita del codificatore video MPEG-2 generale e l'ingresso del decodificatore video sono tutti segnali standard a 11 bit paralleli. ASI utilizza la trasmissione seriale, che necessita solo di un cavo coassiale per la trasmissione, che è semplice da collegare e ha una lunga distanza di trasmissione. Secondo i vantaggi e gli svantaggi di SPI e ASI, è necessario convertire tra SPI e ASI del segnale di trasmissione.
1 struttura del segnale SPI
Il sistema di trasmissione parallela SPI include un segnale di clock, un segnale di dati a 8 bit, un segnale di sincronizzazione di trama PSYNC e un segnale di dati validi DVALID. Il segnale di sincronizzazione del frame corrisponde al byte di sincronizzazione 047H del pacchetto TS. Il segnale DVALID viene utilizzato per distinguere la lunghezza del pacchetto TS come 188 byte o 204 byte. Quando la lunghezza del pacchetto TS è di 188 byte, il segnale DVALID è sempre alto e tutti i segnali sono sincronizzati con il segnale di clock. Il formato dei dati SPI è mostrato nella figura.
2 interfaccia ASI
Il flusso di trasporto ASI può avere velocità dati diverse, ma la velocità di trasmissione è costante, 270 Mbps, quindi ASI può inviare e ricevere dati MPEG-2 a velocità diverse. Il sistema di trasmissione ASI è una struttura a strati. Il livello più alto e il secondo livello utilizzano lo standard MPEG-2 ISO/IEC 13818-(Sistemi) e il livello 0 e il primo sono canali in fibra FC basati su ISO/IEO CD 1-14165. FC supporta una varietà di mezzi di trasmissione fisica, questa soluzione utilizza la trasmissione via cavo coassiale.
Innanzitutto, convertire la parola in codice a 8 bit del pacchetto di trasporto MPEG-2 che è sincronizzato con il pacchetto in una parola in codice a 10 bit; quindi, nella conversione parallela/seriale, quando è necessario inserire una nuova parola e la sorgente dati non è ancora pronta, deve essere inserita una parola di sincronizzazione K28.5 per ottenere la velocità di trasmissione fissa di ASI di 270Mbps. Il flusso di bit seriale risultante verrà inviato al connettore del cavo coassiale attraverso il circuito buffer/drive e la rete di accoppiamento. Esistono tre modi per inserire una parola di codice di sincronizzazione: un singolo byte del flusso del codice di trasmissione non può essere una parola di sincronizzazione prima e dopo; un singolo byte di un flusso di codice di trasmissione deve essere una parola di sincronizzazione prima e dopo; o una combinazione dei due.
I dati ricevuti in arrivo al cavo coassiale devono essere prima accoppiati al circuito per il recupero di clock e dati attraverso il connettore e la rete di accoppiamento, quindi effettuare la conversione seriale/parallelo; per recuperare la sincronizzazione dei byte, il decodificatore ASI deve prima cercare la parola di sincronizzazione K28.5, una volta cercata la parola di sincronizzazione, viene delimitato il confine per i dati successivamente ricevuti, stabilendo così la corretta disposizione dei byte di uscita del decodificatore; infine, viene eseguita la conversione a 10/8 bit per ripristinare i dati del flusso di codice MPEG-2 TS sincronizzato a pacchetto. Ma la parola di sincronizzazione di K28.5 non è un dato valido, quindi deve essere cancellata durante la decodifica.
3 Schema di implementazione dell'interfaccia ASI
In questo schema, il flusso di codice MPEG-2 TS è fornito dall'encoder MPEG-2 a chip singolo MB86390, che emette un segnale parallelo a 11 bit conforme allo standard SPI e la lunghezza del pacchetto TS è di 188 byte. Nello schema di conversione SPI/ASI, vengono utilizzati principalmente il chip cyb923/cyb933 della compagnia di cipressi, FIFO asincrono e programmatore logico CPLD.
cyb923 realizza principalmente la conversione a 8/10bit del codeword, inserisce la parola di sincronizzazione K28.5 e la conversione parallela/seriale. La velocità di trasmissione di ASI è costante a 270 MHz e la velocità del codice MPEG-2 TS in ingresso è diversa, quindi per utilizzare FIFO per ottenere la corrispondenza della velocità, è necessario controllare logicamente la comunicazione tra i dati SPI di ingresso, FIFO e cyb923. Considerando le prestazioni complete, il prezzo e la complessità del programma, questa soluzione utilizza il programmatore logico CPLD di Xilinx XC95108; La programmazione VHDL viene utilizzata per realizzare il loro controllo logico. Anche la decodifica di ASI è un processo simile, cyb933 realizza principalmente la conversione a 10/8 bit, la rimozione della parola di sincronizzazione K28.5 e la conversione da seriale a parallelo.
3.1 Codifica ASI
Nel processo di codifica ASI, solo i dati a otto bit di MPEG-2 TS e il clock di trasmissione TS a un bit vengono immessi nel CPLD. Poiché in questo schema, il formato TS è 188 byte, il segnale di dati valido DVALID è sempre alto e CPLD ignora questo segnale e riceve solo i dati del flusso di codice TS senza preoccuparsi dell'intestazione di sincronizzazione del flusso di codice TS. Anche il segnale di sincronizzazione del frame PSYNC viene ignorato. CPLD scrive i dati ricevuti in FIFO con il clock rate del codice TS. Quando il FIFO è mezzo pieno, il CPLD riceve il segnale mezzo pieno del FIFO, e quindi il CPLD invia il segnale di lettura FIFO al cyb923. Il cyb923 legge i dati nella FIFO a 27Mbps; quando il CPLD conta per il cyb923 legge una certa quantità di dati FIFO, il CPLD invia un segnale illeggibile FIFO al cyb923 per impedire che FIFO sia vuoto. La velocità parallela massima della velocità del codice di trasmissione MPEG-2 è 27/8 = 3.375 Mbps e la velocità FIFO di lettura è 27 Mbps, quindi la FIFO non traboccherà. Tenendo conto del ritardo, questo programma utilizza una capacità inferiore FIFO7202. cyb923 riempie il flusso di codice ASI con K28.5 quando il FIFO è illeggibile per mantenere una velocità di trasmissione fissa di 270Mbps. Infine, i dati seriali possono essere trasmessi tramite cavo coassiale dopo essere stati pilotati. In questa soluzione, l'inserimento della parola di sincronizzazione K28.5 adotta il metodo delle parole di sincronizzazione K28.5 prima e dopo un singolo byte del flusso del codice di trasmissione. Rispetto agli altri due schemi, questo schema è relativamente semplice da giudicare e da trattare.
3.2 Decodifica ASI
All'estremità ricevente dell'ASI, il flusso di codice ASI in ingresso viene equalizzato e quindi immesso nel chip cyb933. Prima blocca l'orologio del flusso di codice ASI tramite l'anello ad aggancio di fase dell'orologio interno e rileva la parola di sincronizzazione K28.5; dopo averlo trovato, viene determinata la sequenza del flusso di bit ASI e quindi viene eseguita la conversione seriale/parallela.
Si può vedere che viene rilevato K28.5, ovvero l'allineamento dei byte è un prerequisito importante per la decodifica ASI, quindi cyb933 definisce un insieme di metodi per rilevare la sincronizzazione dei byte. Considerando che errori di trasmissione e altri motivi possono causare falsi K28.5, cyb933 adotta il metodo di conferma a doppio byte. Cioè, i due byte consecutivi sono entrambi K28.5 e la sincronizzazione dei byte viene confermata, quindi viene inserito il normale stato di decodifica a byte singolo. Nello stato di decodifica, se il CPLD conta 16 byte dei 64 byte decodificati come errati, il CPLD deve inviare informazioni a cyb933, richiedendo a cyb933 di risincronizzare i byte.
Dopo la sincronizzazione dei byte, poiché K28.5 è il byte di sincronizzazione inserito da cyb923 e non può essere emesso come dati validi, cyb933 ignora automaticamente questi byte di sincronizzazione. Quando cyb933 rileva dati validi, cyb933 emetterà un'indicazione che i dati correnti sono validi. Se questo segnale è considerato valido per la scrittura nella FIFO, i dati nella FIFO devono essere dati validi. Quando la FIFO è mezzo pieno, dopo che il CPLD riceve il segnale mezzo pieno della FIFO, il CPLD legge i dati nella FIFO e determina il byte di sincronizzazione del pacchetto TS a seconda che il byte letto sia 047H; se viene trovata la parola di sincronizzazione del pacchetto TS, ripristinerà il segnale di sincronizzazione del frame corrispondente. A questo punto, il conteggio CPLD 188 ripristina il pacchetto TS completo. Se il byte successivo non è 047H, significa che i dati di input non sono corretti. Il CPLD scarterà questi dati finché non troverà la parola di sincronizzazione 047H. Durante questo periodo, il CPLD emette un pacchetto vuoto TS. Dopo la sincronizzazione del nuovo pacchetto, CPLD inizia a contare e ad emettere i pacchetti MPEG-188 TS corretti da 2 byte, recuperando così il segnale SPI corretto a 11 bit. Allo stesso modo, quando i dati FIFO sono illeggibili, CPLD emette anche pacchetti TS vuoti per mantenere una frequenza di codice MPEG-2 di uscita costante.
Nella progettazione della conversione da SPI ad ASI, la codifica ASI viene eseguita direttamente sui dati SPI senza considerare il problema degli errori di bit. La considerazione principale è che i dati SPI vengono emessi direttamente da MB390 senza trasmissione a lunga distanza, riducendo così la complessità del controllo della logica di codifica ASI. Nel processo di decodifica ASI, i dati ASI vengono trasmessi a lunga distanza e il fattore di errore deve essere considerato. Pertanto, viene aggiunta la progettazione di risincronizzazione di byte e pacchetti per aumentare la capacità di anti-interferenza. Questo schema ha realizzato molto bene la conversione reciproca di SPI/ASI nell'applicazione pratica.
Il nostro altro prodotto:
