Il ritardo audio può essere utilizzato per le trasmissioni in diretta delle stazioni radio. Ritarda il segnale audio per un periodo di tempo prima della trasmissione, in modo da evitare che il lapsus dell'ospite o alcuni commenti malsani dal pubblico nella hotline del pubblico si diffondano attraverso i mezzi di trasmissione, ottenendo così la trasmissione sicura di programmi in diretta. Essendo un'apparecchiatura a livello di trasmissione, i delayer audio hanno requisiti elevati per gli indicatori di prestazioni come gamma dinamica, distorsione, rapporto segnale / rumore e risposta in frequenza, quindi viene generalmente utilizzata la tecnologia digitale. Utilizzando il disco rigido della scheda audio full-duplex integrato del computer, il segnale audio lampeggiante può essere realizzato dal software, ma è scomodo da usare e da usare, l'affidabilità è scarsa e le prestazioni e il prezzo sono relativamente bassi. Il delayer audio digitale di livello broadcast basato su chip Σ-ΔADC e DSP ad alta precisione proposto in questo documento ha le caratteristiche di indice di prestazioni elevate, funzionamento semplice e funzioni complete. Lo schema di progettazione è stato commercializzato.
1 Struttura del sistema
1.1 Configurazione del sistema
L'hardware del delayer è una struttura master-slave, come mostrato nella Figura 1, che è composta principalmente da un trasmettitore M a letto singolo 8HC05C8, un chip DSP MTS320C32 e un codec audio CS4224. M68HC05C8 viene utilizzato come host dell'intero sistema per completare la funzione di controllo del sistema. Essendo il cuore del sistema, TMS320C32 completa la funzione di ritardo del segnale audio. CS4224 e il circuito di condizionamento dell'ingresso e dell'uscita audio lavorano insieme per completare la conversione A / D e D / A dei segnali audio.
Il ritardo audio può essere utilizzato per le trasmissioni in diretta delle stazioni radio. Ritarda il segnale audio per un periodo di tempo prima della trasmissione, in modo da evitare che il lapsus dell'ospite o alcuni commenti malsani dal pubblico nella hotline del pubblico si diffondano attraverso i mezzi di trasmissione, ottenendo così la trasmissione sicura di programmi in diretta. Essendo un'apparecchiatura a livello di trasmissione, i delayer audio hanno requisiti elevati per gli indicatori di prestazioni come gamma dinamica, distorsione, rapporto segnale / rumore e risposta in frequenza, quindi viene generalmente utilizzata la tecnologia digitale. Utilizzando il disco rigido della scheda audio full-duplex integrato del computer, il segnale audio lampeggiante può essere realizzato dal software, ma è scomodo da usare e da usare, l'affidabilità è scarsa e le prestazioni e il prezzo sono relativamente bassi. Il delayer audio digitale di livello broadcast basato su chip Σ-ΔADC e DSP ad alta precisione proposto in questo documento ha le caratteristiche di indice di prestazioni elevate, funzionamento semplice e funzioni complete. Lo schema di progettazione è stato commercializzato.
1 Struttura del sistema
1.1 Configurazione del sistema
L'hardware del delayer è una struttura master-slave, come mostrato nella Figura 1, che è composta principalmente da un trasmettitore M a letto singolo 8HC05C8, un chip DSP MTS320C32 e un codec audio CS4224. M68HC05C8 viene utilizzato come host dell'intero sistema per completare la funzione di controllo del sistema. Essendo il cuore del sistema, TMS320C32 completa la funzione di ritardo del segnale audio. CS4224 e il circuito di condizionamento dell'ingresso e dell'uscita audio lavorano insieme per completare la conversione A / D e D / A dei segnali audio.
CS4224 è un codec audio a 24 bit ad alte prestazioni. Utilizza la tecnologia Σ-Δ per fornire una conversione stereo digitale / analogica e analogico / digitale full-duplex, con una gamma dinamica di 105 dB, una distorsione armonica e un funzionamento di -97 dB e una frequenza di campionamento di 32 kHz, 44.1 kHz e 48 kHz sono opzionali. Il chip adotta input e output differenziali, con filtro anti-aliasing su chip, filtro di livellamento dell'uscita e circuito del filtro di deenfasi digitale, con controllo del volume analogico, che supporta la modalità di lavoro master o slave.
TMS320C32 è un chip DSP a virgola mobile a basso costo e ad alte prestazioni, molto adatto per l'elaborazione del segnale digitale vocale. Supporta bus indirizzi a 24 bit e bus dati a 32 bit e può indirizzare la grande capacità di memoria richiesta dal delayer. Dispone inoltre di un'interfaccia seriale per facilitare l'interfaccia CS4224 con ingresso e uscita dati audio seriali.
M68HC05C8 realizza l'interfaccia uomo-macchina, gestisce il display della tastiera e l'interfaccia di controllo remoto del delayer e controlla il funzionamento di CS4224 e TMS320C32.
1.2 Interfaccia di memoria
TMS320C32 ha un'interfaccia di memoria esterna migliorata, la memoria del programma può essere larga 16 e 32 bit e la memoria dati può essere larga 8/16/32 bit. TMS320C32 utilizza due serie di segnali strobo STRB1 e STRB0, che hanno intervalli di indirizzamento diversi. Ogni gruppo di segnali stroboscopici è costituito da quattro pin, che vengono utilizzati come selezione di chip e linee di indirizzo aggiuntive. Le caratteristiche dei pin sono determinate dal registro di controllo del bus corrispondente a ciascun gruppo di segnali strobo. Impostando alcuni campi del registro di controllo del bus, è possibile specificare il tipo di dati e la larghezza della memoria esterna.
Il ritardo utilizza due serie di memorie con larghezze diverse. SRAM memorizza i dati audio. Impostare la larghezza della memoria a 32 bit e il tipo di dati a 32 bit. Poiché il codec audio CS4224 è a 24 bit, in realtà utilizza 24 bit ed è costituito da tre SRAM a 8 bit, ciascuna con selezione di chip STRB0_B0 ~ 2. Il chip FLASH 28F512 memorizza il programma di elaborazione del segnale audio dell'utente, la larghezza della memoria è di 8 bit e viene utilizzata la selezione del chip ATRB1_B0.
L'interfaccia della memoria considera principalmente la velocità della memoria per determinare quanti stati di attesa devono essere inseriti. Poiché la frequenza di clock del TMS320C32 è di 40 MHz e la velocità di accesso della memoria FLASH è di 150 ns e la velocità di accesso della SRAM è di 70 ns, è necessario inserire uno stato di attesa. TMS320C32 dispone di un generatore di stato di attesa software interno programmabile, seleziona la modalità di lavoro del generatore di stato di attesa tramite il dominio SWW del registro di controllo STRBx e scrive il numero di cicli della macchina da attendere nel dominio WTCNT. Poiché la memoria del programma e la memorizzazione dei dati sono rispettivamente bloccate da STRB1 e STRB0, il numero di cicli macchina richiesto può essere impostato in base alle rispettive velocità di accesso.
TMS320C32 ha una funzione di guida ai programmi. Quando l'hardware viene ripristinato, il pin MCBL / MP è alto, quindi funziona in modalità microcomputer, esegue il programma di avvio su chip e carica il programma utente nella memoria FLASH nella RAM interna ad alta velocità per l'esecuzione. La modalità di avvio può essere determinata dal pin INT0 ～ 3, l'indirizzo di caricamento della memoria esterna viene selezionato come area Boot3 in base alla modalità di connessione della memoria e il segnale di handshake non viene utilizzato. Il front-end della memoria FLASH è l'intestazione del programma, incluse le informazioni necessarie per TMS320C32 durante l'avvio, come la larghezza della memoria esterna, il contenuto del registro di controllo del bus dopo l'avvio, la lunghezza di ciascun blocco di dati, la larghezza della memoria di destinazione e il tipo di dati.
Il nostro altro prodotto:
